前言
我非常兴奋地宣布第一个自制集成电路的细节，并分享这个项目在过去一年中带给我的旅程。我希望我的成功能激励其他人，并帮助启动家用芯片制造的革命。当我开始这个项目时，我不知道自己进入了什么领域，但最终我学到的关于物理，化学，光学，电子学和许多其他领域的知识比我想象的要多。此外，我的努力只得到了世界上最积极的反馈和支持。我衷心感谢所有帮助过我，给我建议，并激励我这个项目的人。特别是我了不起的父母，他们不仅以任何可能的方式支持和鼓励我，而且还给了我一个工作的空间，并忍受了电费……谢谢！
让我们使创新工具民主化。
![](/images/2022/04/image-1649229998380.png
我展示了第一个自制（平版印刷）集成电路 – “Z1"PMOS双差分放大器芯片。我之所以说"平版印刷”，是因为杰里·埃尔斯沃思（Jeri Ellsworth）制造了第一个晶体管和逻辑门（用导电环氧树脂精心手工连接），并向世界展示了这是可能的。受到她工作的启发，我展示了由可扩展的行业标准光刻工艺制成的IC。
毋庸置疑，这是我之前复制Jeri的FET制造工作的合乎逻辑的升级。
设计
我设计了Z1放大器，寻找一个简单的芯片来测试和调整我的工艺。在Magic VLSI中进行了布局，用于4掩模PMOS工艺（活性/掺杂区域，栅极氧化物，接触窗和顶部金属）。就移动离子污染而言，PMOS比NMOS具有优势，使其可以在车库中制造。蒙版采用 16：9 宽高比设计，便于投影。
魔术布局（Magic Layout）
掩模生成（Mask generation）
Active
Gate
Contact
金属导线
特征（栅极）尺寸约为175μm，尽管芯片上的测试特征小至2μm。每个放大器部分（中间和右侧）包含3个晶体管（2个用于长尾差分对，一个用作电流源/负载电阻），这意味着IC上总共有6个FET。IC的左侧部分包含电阻器、电容器、二极管和其他用于表征制造工艺的测试功能。差分对的每个节点被分接到引线框架上的一个单独的引脚上，因此可以对其进行分析，并在必要时添加外部偏置。
功能图
编辑：见底部的更新，晶体管栅极长度已减少到<5μm（1975年技术水平），这带来了器件性能的提高。
制造
制造该芯片有66个单独的制造步骤，完全运行大约需要12个小时。对于这些大型功能，工艺产量可能高达80%，但很大程度上取决于我当天的咖啡摄入量。我还制作了Youtube视频，涵盖半导体制造理论和分立MOSFET制造。
家庭芯片晶圆厂化学工作台如下图所示，基本上包括制造IC所需的一切，除了真空室和光刻设置。有关设备和化学品的更多信息，请参阅我2018年的Supercon演讲。
使用 Epilog 光纤激光器将体积电阻率为 1 至 10 Ω cm（厚度为 325μm 时为 30.8 至 308 Ω/平方英寸）的 50mm <100>取向硅晶片计入 5.08 x 3.175mm 芯片（约 16mm^2 面积）。在激光划线之前，可以在水或光刻胶中的聚乙烯醇在晶圆上旋转，以"捕获"激光烧蚀碎片，然后在加工前在溶剂中除去薄膜。选择这种芯片尺寸是为了适合京瓷24针DIP载体。
50mm N型晶圆
50mm N型晶圆
用快速稀释的HF浸渍从晶圆上剥离天然氧化物，然后在食人鱼溶液（H2SO4：H2O2），RCA 1（H2O：NH3：H2O2），RCA 2（H2O：HCL：H2O2）中广泛清洁它们，然后进行另一次稀释的HF浸渍。这些清洁浸渍大多持续10分钟，可以通过升至~40ºC来促进。
场氧化物在水蒸气环境（湿氧化）中热生长至5000-8000Å的厚度。可以考虑将这一步骤的去离子水与几%的HCl混合。铬绿素原子有助于使离子污染物和固定化，据说还可以将增长率提高 5 – 7% 。再加上我正在制造PMOS设备而不是NMOS，这些设备比污染控制具有巨大的优势，并允许在车库中制造体面的预成型设备。
湿热氧化
湿热氧化
湿热氧化
湿热氧化
管式炉
管式炉
氧化晶圆
氧化晶圆
氧化晶圆已准备好对活性/掺杂（P型）区域进行图案化。正向光刻胶（AZ MiR 701 用于 SiO2 图案化，AZ 4210 用于 Al 层）以约 3000rpm 的速度旋转，为 AZ MiR 701 产生约 1.5μm 的薄膜，对于 AZ MiR 701 或 3.5μm 的 AZ 4210，在 90C 下在电炉上软烤制。
光刻工艺细节
使用我的Mark IV无掩模光刻步进器在365nm UV下曝光有效区域掩模，并且根据抗蚀剂在TMAH或KOH溶液中形成图案。
光刻胶图案
光刻胶图案
光刻胶图案
光刻胶图案
30分钟烘烤
30分钟烘烤
有效面积蚀刻
有效面积蚀刻
然后将光刻胶图案硬烘烤，并在随后的HF蚀刻步骤中使用许多其他技巧来确保良好的抗蚀剂附着力和化学稳定性，该步骤将该图案转移到氧化层并打开裸硅表面的窗口以进行掺杂。这些区域后来成为FET的源/漏极。
颗粒短路闸门
颗粒短路闸门
带栅极蚀刻的掺杂模具
带栅极蚀刻的掺杂模具
然后通过固体或液体源进行掺杂。固体源是氮化硼盘，放置在管式炉中离晶圆附近（<2mm）的地方。或者，旋入式液体源可以从水或溶剂中的磷酸或硼酸制备，并在标准的预沉积/HF浸入/驶入/脱釉工艺中进行掺杂。我在亚马逊上获得了纯形式的磷酸，并从Roach & Ant killer获得了硼酸。由于这里的PMOS起始晶圆是N型，我正在为源/漏极区域进行硼的P扩散，并针对100至250 Ω/sq的扩散区域中的薄层电阻。
然后对栅氧化层重复上述图案化步骤两次，然后对接触层重复两次。栅极氧化物必须比场氧化物薄得多（<~750Å），因此源极/漏极之间的区域被蚀刻掉，并在其中生长出更薄的氧化物。然后，由于整个晶圆在掺杂步骤中被氧化，因此必须蚀刻金属层的接触窗口，以便与源极/漏极掺杂区域连接。
na_1
蚀刻有效区域
蚀刻有效区域
图案门
图案门
蚀刻门
蚀刻门
再生薄门
再生薄门
图案接触
图案接触
（点击放大）
现在，所有晶体管都已成型，并准备好互连并分解到引线框架。铝毯层（400-500nm）溅射或热蒸发到晶圆上。另一种方法是使用剥离过程，其中首先对光刻胶进行图案化，然后沉积金属。为了支持引线键合，该金属层变得更厚（对于Au线楔形键合，约为2.5μm）。对于热蒸发薄膜，这些薄膜的测量体积电阻率约为5.4e-6 Ω-cm，是Al在20ºC下的理想值2.7e-6 Ω-cm的两倍。在真空沉积过程中，氧气和其他气体掺入Al薄膜中可能是造成这种差异的原因。
蒸发金属
蒸发金属
蒸发金属
蒸发金属
然后用光刻技术对金属层进行图案化，并在热磷酸（50ºC）中蚀刻以产生完成的IC。测试前的最后一步是对铝进行目视检查和高温退火，以创建欧姆连接。
_D7V8327
_D7V8372
IMG_3212
成品芯片现在已准备好进行封装和测试。
测试
我没有引线键合器（接受捐赠！），所以我现在的测试仅限于用锋利的镊子手动探测晶圆，或使用倒装芯片板（难以对齐）将其连接到曲线跟踪器。差分放大器也经过实证在线测试，以验证工作原理。
编辑：看到底部的更新，我现在有一个引线键合机！
_D7V8375
二极管IV曲线
二极管IV曲线
PMOS Id / Vds 曲线
PMOS Id / Vds 曲线
正如您在上面的PMOS FET Id与Vds曲线中看到的那样，存在许多晶片间变化，并且在同一天制造的器件可能具有截然不同的特性。以 -1V Vgs 的增量取 5 条迹线需要大约 -8V 的主体/基板偏置，以克服固定电荷（栅极下捕获的正杂质离子）和栅极区域中的晶格缺陷，并生成预期的图形。
该芯片还可以作为3级环形振荡器进行布线，这是新IC制造工艺的经典测试：
PMOS 环形振荡器
PMOS 环形振荡器
环形振荡器
环形振荡器
在 3 级中显示约 5kHz 的固有频率，主要受光刻对准限制导致栅极到源极电容过多的限制。
DSC_8699 2
DSC_8751
芯片可以通过探测或引线键合轻松且可重复地进行测试。
探讨
探讨
探讨
探讨
金楔形粘接
金楔形粘接
还表征了Al/Si结的电气特性，并显示了预期的结果。我们可以在铝和硅之间建立三个这样的基本接触。铝相对于硅是P型的，因此每当铝与轻度掺杂的N硅接触时，就会形成肖特基二极管。有时我的器件显示出隧穿特性而不是预期的二极管，因此我推测，如果在高温（>1000ºC）下对同一器件进行更长时间的处理，则Si表面的氧化增加会导致晶圆表面的磷"堆积"，因为N型掺杂剂在SiO2中的溶解度增加。这在表面产生一个"N +“区域，较高的掺杂剂浓度会产生一个递减的耗尽层，该层与一个小的势能势垒有关（电子可以很容易地穿过它），解释了对称的IV曲线。
欧姆的
欧姆的
肖特基
肖特基
隧道
隧道
IMG_7007
此外，栅极氧化物介质击穿电压可以进行破坏性测试。对于高质量的SiO2，这应该略高于1V / nm，并且很容易通过将Vgs从0V向上扫描并注意大电流流动（在正常工作中栅极是绝缘的，并且不应该能够流动电流）来轻松测试。
IMG_7198
该图显示了25nm厚栅极器件在21.7V下发生的栅极介电击穿，表明热生长的氧化物质量不错，可以通过在氮含量较高的大气中生长来改善。
还可以演示开关和差分放大器特性。右侧的走线显示了配置为全差分放大器的芯片的输出，将1kHz和50kHz正弦波混合（加/减） 在一起。
175kHz 开关频率
175kHz 开关频率
1 千赫 + 50 千赫差速放大器
1 千赫 + 50 千赫差速放大器
IMG_7203副本
要测试的最后一个特性是低泄漏、完全绝缘的栅极，这是真正MOSFET操作的主要要求之一。如您所见，我能够通过指尖为器件的栅极充电并通过高阻抗连接将其打开，并且由于电荷停留在FET的栅极上并且没有消散途径，FET的1，0状态正在"闭锁”。
Video Player
很久以前，一些放大器受到"爆米花"或突发噪声的困扰，被认为是由半导体内部缺陷中的随机事件引起的。这表现为输出中的巨大阶跃脉冲变化，并且由于材料纯度和加工清洁度的提高，在现代IC中几乎已被消除。然而，我制作的一些设备表现出大量的爆米花噪声，如下面的视频所示（差分对中的噪声在示波器上被放大，零输入产生数百毫伏输出）。关于这类噪音，我最喜欢的一句话是工程师在提到MAX9776时说的：“你可以用青蛙腿和秒表来测量它。我的显然属于这一类…
Video Player
00:0000:11
2018 年 9 月 3 日更新： 我有一台引线键合机（K&S Al/Au楔形键合机）！在我绑定到芯片之前，肯定需要更多的练习，但结果会发布。这也将允许更广泛的测试。我刚搬出去上大学，所以希望在学校放假时能取得进步。非常感谢Jeremy Gordon（Twitter上的@JeremySF）的慷慨捐赠。
楔形粘接机
楔形粘接机
加热工作架
加热工作架
2019 年 7 月 8 日更新：FET栅极长度（特征尺寸）减小到<5μm，使该项目在1975年左右成为最先进的，并允许晶体管以更好的特性工作。下图是一个~4.5μm的铝栅极和相应的特性，显示5个走线，-3V步进和一个-8V主体/基板偏置。
IMG_7208
IMG_7256
感谢您关注我的工作，并随时与我联系，提出您的想法！